毕业设计 基于CD4553的三位半计数器(3)

第二章 硬件系统设计 7

2.3.2 7805应用电路

7805典型应用电路图: 78XX系列集成稳压器的典型应用电路如下图所示，这是一个输出正5V直流电压的稳压电源电路。IC采用集成稳压器7805，C1、C2分别为输入端和输出端滤波电容，RL为负载电阻。当输出电流较大时，7805应配上散热板。 下图为提高输出电压的应用电路。稳压二极管VD1串接在78XX稳压器2脚与地之间，可使输出电压Uo得到一定的提高，输出电压Uo为78XX稳压器输出电 压与稳压二极管VC1稳压值之和。VD2是输出保护二极管，一旦输出电压低于VD1稳压值时，VD2导通，将输出电流旁路，保护7800稳压器输出级不被 损坏。 下图为输出电压可在一定范围内调节的应用电路。由于R1、RP电阻网络的作用，使得输出电压被提高，提高的幅度取决于RP与R1的比值。调节电位器RP，即 可一定范围内调节输出电压。当RP=0时，输出电压Uo等于78XX稳压器输出电压；当RP逐步增大时，Uo也随之逐步提高。 下图为扩大输出电流的应用电路。VT2为外接扩流率管，VT1为推动管，二者为达林顿连接。R1为偏置电阻。该电路最大输出电流取决于VT2的参数。

8 基于CD4553的三位半计数显示电路的设计

2.3.3 7805电参数

2.4 CD4013介绍

在电子技术中，N/2(N为奇数)分频电路有着重要的应用，对一个特定的输入

频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。

结构组成： 图1是3/2分频电路。IC1、IC2均接成二分频器，所以该电路是由四分频电路与反馈控制电路组成，计数脉冲由异或门F1输出。fi既作为分频信号又作为时钟脉冲接入异或门的一个输入端，从四分频电路的IC2的Q2输出端引出反馈信号作F1的另一输入端。输出信号fo从IC1的Q1端输出。图2是其工作波形。

第二章 硬件系统设计 9

2.4.1 工作原理

设电路初始状态均在复位状态，Q1、Q2端均为低电平。当fi信号输入时，由于输入端异或门的作用(附表是异或门逻辑功能表)，其输出还受到触发器IC2的Q2端的反馈控制(非门F2是增加的一级延迟门，A点波形与Q2相同)。在第1个fi时钟脉冲的上升沿作用下，触发器IC1、IC2均翻转。由于Q2端的反馈作用使得异或门输出一个很窄的正脉冲，宽度由两级D触发器和反相门的延时决定。当第1个fi脉冲下跳时，异或门输出又立即上跳，使IC1触发器再次翻转，而IC2触发器状态不变。这样在第1个输入时钟的半个周期内促使IC1触发器的时钟脉冲端CL1有一个完整周期的输入，但在以后的一个输入时钟的作用下，由于IC2触发器的Q2端为高电平，IC1触发器的时钟输入跟随fi信号(反相或同相)。本来IC1触发器输入两个完整的输入脉冲便可输出一个完整周期的脉冲，现在由于异或门及IC2触发器Q2端的反馈控制作用，在第1个fi脉冲的作用下得到一个周期的脉冲输出，所以实现了每输入一个半时钟脉冲，在IC1触发器的Q1端取得一个完整周期的输出。

2.4.2 N/2分频电路

是5/2分频电路。IC1、IC2、IC3三级D触发器级联为8分频电路，电容C起滤波作用，输出信号fo从IC2的Q2端输出。电路中有Q1、Q3两个反馈控制。从工作波形可知，Q1的反馈信号中每两个反馈信号中就有一个受到Q3反馈波形的影响，所以在A点仅能形成几百毫微秒宽的脉冲。由于电容C的作用，Q1的反馈信号(即一窄脉冲)被滤除掉，如波形A的虚线所示。最后在Q2端输出fo信号。fo每变化一个周期，对应于输入信号fi的两个半周期，即fo的频率为fi的2/5。

10 基于CD4553的三位半计数显示电路的设计

是7/2分频电路。该电路与相似，区别在于电路中一个反馈信号在中是从Q1端引出的，而是从Q2端引出的，fo信号从Q2端输出。电路有Q2、Q3两级反馈，由于Q2反馈信号受Q3反馈的影响，在A点仅能形成几百毫微秒宽的窄脉冲，此窄脉冲被电容C滤除掉，因此Q2反馈不起作用，电路实际上只有一个Q3反馈，因而使得fo输出信号每变化一个周期，对应于fi输入信号的三个半周期，即fo的频率为fi的2/7。其工作波形如图6所示。 上面介绍的N/2分频电路仅限于N≤7，当N≥7时，可根据分频N值的大小，相应增加二分频级数，并恰当引接反馈信号走线，便可得到N≥7的分频电路。下面仅介绍一例9/2分频电路，如所示。是其工作波形。 IC1～IC4四级D触发器组成16分频电路，fo信号从Q3输出，电路有Q1、Q4两级反馈。其工作原理与上述有关分频电路相似，波形图上A点虚线脉冲表示为电容C滤除掉的Q1反馈信号。从中可知，只要fi输入四个半周期的时钟信号，就输出一个周期信号fo，即fo的频率为fi的2/9。

2.4.3 特性

从以上几个N/2分频电路可得到如下几个特性：

1.电路工作原理是，在第n个周期，末级两分频器的输出为高电平时，输入时钟脉冲的上升沿使分频电路工作；在第n+1个周期，末级两分频器的输出为低电平时，输入时钟脉冲的下降沿使分频电路工作。

2.电路采用的是异步触发形式，各触发器的初始状态不会影响到分频的功能。如果要求初始状态为“0”状态，可以将D触发器的复位端R引出，接至复位控制电路。

3.输入信号fi的最高工作频率fimax除受到CMOS元件fM的限制外，还受到D触发器、反馈门翻转延迟和电容C滤波频率特性的影响，所以应尽可能提高fi的值。一般情况下，最高工作频率fimax在几百千赫以下。▲用CD4013双D触发器做的脉冲4分频器。 2.4.4 CD4013真值表

一个D有6个端子：2个输出，4个控制。4个控制分别是R、S、CP、D。

第二章 硬件系统设计 11

1）R和S不能同时为高电平。2）当R为1、S为0时，输出Q一定为0，因此R可称为复位端。3）当S为1、R为0时，输出Q一定为1。4）当R、S均为0时，Q在CP端有脉冲上升沿到来时动作，具体是Q=D，即若D为1则Q也为1，若D为0则Q也为0。

2.5 NE555的介绍

NE555 （Timer IC）为8脚时基集成电路，大约在1971年由Signetics Corporation发布，在当时是唯一非常快速且商业化的Timer IC，在往后的30年中非常普遍被使用，且延伸出许多的应用电路，后来基于CMOS技术版本的Timer IC如MOTOROLA的MC1455已被大量的使用，但原规格的NE555依然正常的在市场上供应，尽管新版IC在功能上有部份的改善，但其脚位劲能并没变化，所以到目前都可直接的代用。

2.5.1 简介

NE555是属于555系列的计时IC的其中的一种型号，555系列IC的接脚功能及运用都是相容的，只是型号不同的因其价格不同其稳定度、省电、可产生的振荡频率也不大相同；而555是一个用途很广且相当普遍的计时IC，只需少数的电阻和电容，便可产生数位电路所需的各种不同频率之脉波讯号。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库毕业设计 基于CD4553的三位半计数器(3)在线全文阅读。