计算机组成原理TEC-4实验手册（含实验步骤）完整6个实验 三个程(4)

数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1,LRW = 0,IAR_BUS# = 1。

为了在实验中，每次只产生一组T1、T2、T3、T4脉冲，需将实验台上的DP、DB、DZ开关进行正确设置。将DP开关置1，将DB、DZ开关置0，每按一次QD按钮，则顺序产生T1、T2、T3、T4各一个单脉冲。本实验中采用单脉冲输出。

三、实验设备

（1）TEC－４计算机组成原理实验系统1台 （2）双踪示波器一台 （3）直流万用表一只 （4）逻辑测试笔一支

四、实验任务

（1）按图6所示，正确连接运算器模块与实验台上的电平开关K0—K15。由于运算器的C和C指示灯、８位数据开关SW0—SW7、T3、T4的连线已由印制电路板连好，故接线任务仅仅是完成有关控制信号与电平开关K0—K15的连线。正确设置开关DZ、DB、DP。用数据开关SW0—SW7向DR1和DR2寄存器置数。

1． 置ALU_BUS = 0，关闭ALU向数据总线DBUS的输出；置SW_BUS# = 0，开启数据开关SW0—SW7向数据总线DBUS的输出。注意，对于数据总线DBUS（或者其他任何总线）,在任一时刻，只能有一个数据源向它输出。置IR/DBUS开关于DBUS位置，在数据开关SW0—SW7上设置各种数据，观察数据指示灯状态是否与数据开关状态一致。

2． 置M1=1，选择DBUS作为DR1的数据源；置LDDR1=1，按QD按钮，则将DBUS的数据打入DR1。置M2=1，选择DBUS作为DR2的数据源；置LDDR2=1，按QD按钮，则将DBUS的数据打入DR2。向DR1存入０１０１０１０１，向DR2存入１０１０１０１０。

3． 置SW_BUS# = 1，关闭数据开关SW0—SW7对数据总线DBUS的输出；置ALU_BUS = 1，开启ALU 对DBUS的输出。选择S2 = 0、S1 = 0、S1 = 1，使运算器进行直通运算，通过DBUS指示灯验证DR2中的内容是否为第２步设置的值。令S2 = 0、S1 = 1、S0 = 0，使运算器进行加运算，通过DBUS指示灯验证DR1中的内容是否为第２步设置的值。在表4中填入控制信号状态与DBUS显示状态。

表4 DR1、DR2设置值检查 ALU_BUS SW_BUS# 寄存器内容 S2 S1 S0 DBUS DR1 (01010101)、DR2 （10101010） DR1 (01010101)、DR2 （10101010）

（2）验证运算器的算术运算和逻辑运算功能。

（2）验证运算器的算术运算和逻辑运算功能。

1．令DR1 = 01100011B，DR2 = 10110100B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验 ，记下实验结果（数据和进位）并对结果进行分析。

15

2． 令DR1 = 10110100B，DR2 = 01100011B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验 ，记下实验结果（数据和进位）并对结果进行分析。

3． 令 DR1 = 01100011B，DR2 = 01100011B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验 ，记下实验结果（数据和进位）并对结果进行分析。

4． 令 DR1 = 01001100B，DR2 = 10110011B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验 ，记下实验结果（数据和进位）并对结果进行分析。 5． 令DR1=11111111B，DR2 = 11111111B，正确选择S2、S1、S0，依次进行加、减、与、直通，乘实验 ，记下实验结果（数据和进位）并对结果进行分析。

（3）M1、M2控制信号的作用是什么？改变M1、M2的高低电平，重复第（2）步，观察出现什么问题？

五、实验步骤和实验结果 这是计算机组成原理课程中使用TEC—4计算机组成原理实验系统进行的第一个实验。除了实验本身的要求外，一个很重要的任务是使学生熟悉TEC—4计算机组成原理实验系统，从而掌握它，学会使用它。 (1)实验任务(1)的实验步骤及结果如下： 1． 接线

将IAR_BUS#接VCC，RS_BUS#接VCC，LRW接GND，禁止中断地址寄存器IAR、寄存器堆RF、双端口存储器向数据总线DBUS送数。也可以通过将CEL#接VCC禁止双端口存储器向数据总线DBUS送数。

将SW_BUS#接K0，将ALU_BUS接K1，S0接K2，S1接K3，S2接K4，LDDR1接K5，LDDR2接K6，M1接VCC，M2接VCC。 2． 置开关DB = 0，DZ = 0，DP = 1，使实验系统处于单拍状态。 3． 合上实验台电源。按复位按钮CLR#，使实验系统处于初始状态。 4． 置K0（SW_BUS#） = 0，K1（ALU_BUS）= 0。置开关SW7—SW0为01010101B。将开关IR/DBUS拨

到DBUS位置，红色数据指示灯应显示01010101B。它指示的是数据总线DBUS的值。 5． 置K5(LDDR1) = 1，K6(LDDR2) = 0。按一次QD按钮，将01010101B置入DR1。 6． 置K5(LDDR1) = 0，K6(LDDR2) = 1。将数据开关SW7—SW0置为10101010B，红色数据指示灯应

显示10101010B。按一次QD按钮，将10101010B置入DR2。 7． 置K0(SW_BUS#) = 1，关闭数据开关SW0—SW7对数据总线DBUS的输出；置K1(ALU_BUS) = 1，

开启ALU 对DBUS的输出。置K2(S0) = 1、K3(S1) = 0、K4(S2) = 0，使运算器进行直通运算。红色数据指示灯应显示10101010B。这表示DR2置数正确。置K2(S0) = 0、 K3(S1) = 1、K4(S2) = 0，使运算器进行加运算，红色数据指示灯应显示11111111B。这表示DR1中的数确实是01010101B。

(2)以上是实验内容（1）的实验步骤和实验结果，对于实验内容（2），可仿照办理。欲察看C的值，需按一次QD按钮。实验内容（2）的实验结果如下：

1． 令DR1= 01100011B，DR2 = 10110100B，加的结果是00010111B，C = 1；减的结果是01010001B，

C = 0；与的结果是00100000B，C不变；直通的结果是10110100B，C不变；乘的结果是00001100B，C不变。

2． 令DR1=10110100B，DR2 = 01100011B，加的结果是00010111B，C = 1；减的结果是10101111B，

C = 1；与的结果是00100000B，C不变；直通的结果是01100011B，C不变；乘的结果是00001100B，

16

C不变。 3． 令 DR1 = 01100011B，DR2 = 01100011B，加的结果是11000110B，C = 0；减的结果是00000000B，

C = 0；与的结果是01100011B，C不变；直通的结果是01100011B，C不变；乘的结果是00001001B，C不变。

4． 令 DR1 = 01001100，DR2 = 10110011，加的结果是11111111B，C = 0；减的结果是01100111B，

C = 0；与的结果是00000000B，C不变；直通的结果是10110011B，C不变；乘的结果是00100100B，C不变。

5． 令DR1=11111111B，DR2 = 11111111B，加的结果是11111110B，C = 1；减的结果是00000000B，

C不变；与的结果是11111111B，C不变；直通的结果是11111111B，C不变；乘的结果是11100001B，C不变。

(3) M1用于选择DR1的数据输入源。M1=1时，DR1选择D1—A1作为数据输入端；M1=0时，DR1选择D0—A0作为数据输入端。M2用于选择DR2的数据输入源。M2=1时，DR2选择D1—A1作为数据输入端；M2=0时，DR2选择D0—A0作为数据输入端。在做实验内容（2）时，如果将M1或者M2由接VCC改为接GND，则DR1或者DR2选择寄存器堆作为数据输入源。由于没有给寄存器堆中的寄存器置数，因此寄存器的内容处于不可知状态。因此在M1 = 0或者M2 = 0时，进行实验内容（2），结果将是无法预知的。

17

第三节 双端口存储器原理实验

一、实验目的

（1）了解双端口静态随机存储器IDT7132的工作特性及使用方法。 （2）了解半导体存储器怎样存储和读出数据。

（3）了解双端口存储器怎样并行读写，产生冲突的情况如何。

二、实验电路 图7示出了双端口存储器的实验电路图。这里使用了一片IDT7132（U36）（2048 X ８位），两个端口的地址输入A8—A10引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7—DBUS0，右端口的数据部分连接指令总线INS7—INS0。一片GAL22V10（U37）作为左端口的地址寄存器（AR1），内部具有地址递增的功能。两片４位的74HC298（U28、U27）作为右端口的地址寄存器（AR2H、AR2L），带有选择输入地址源的功能。使用两组发光二极管指示灯显示地址和数据：通过开关IR/DBUS切换显示数据总线DBUS和指令寄存器IR的数据，通过开关AR1/AR2切换显示左右两个端口的存储地址。写入数据由实验台操作板上的二进制开关SW0—SW7设置，并经过SW_BUS三态门74HC244（U38）发送到数据总线DBUS上。指令总线INS上的指令代码输出到指令寄存器IR（U20），这是一片74HC374。

存储器IDT7132有6个控制引脚：CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低有效。当CEL# =1 时，禁止左端口读、写操作；当CEL# =0 时，允许左端口读、写操作。当LRW为高时，左端口进行读操作；当LRW为低时，左端口进行写操作。当OEL#为低时，将左端口读出的数据放到数据总线DBUS上；当OEL#为高时，禁止左端口读出的数据放到数据总线DBUS上。CER#、RRW、OER#控制右端口读、写操作的方式与CEL#、LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不是数据总线上。实验台上的OEL#由LRW经反相产生。当CEL#=0且LRW=1时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上。当CER#=0且LRW=0时，在T3的上升沿开始进行写操作，将数据总线上的数据写入存储器。实验台上已连接T3到时序发生器的T3输出。实验台上OER#已固定接地，RRW固定接高电平，CER#由CER反相产生，因此当CER=1且LDIR=1时,右端口读出的指令在T4的上升沿打入IR寄存器。

存储器的地址由地址寄存器AR1、AR2提供，而AR1和AR2的内容根据数码开关SW0—SW7设置产生，并经三态门SW_BUS发送到数据总线时被AR1或AR2接收, 三态门的控制信号SW_BUS#是低电平有效。数据总线DBUS有5个数据来源：运算器ALU，寄存器堆RF，控制台开关SW0—SW7，双端口存储器IDT7132和中断地址寄存器IAR。在任何时刻，都不允许2个或者2个以上的数据源同时向数据总线DBUS输送数据,只允许1个(或者没有)数据源向数据总线DBUS输送数据。在本实验中，为了保证数据的正确设置和观察，请令RS_BUS# = 1,ALU_BUS = 0,IAR_BUS# = 1。AR1的控制信号是LDAR1和AR1_INC。当LDAR1 = 1时，AR1从DBUS接收地址；当AR1_INC =1时,使AR1中的存储器地址增加１；在T4的上升沿,产生新的地址；LDAR1和AR1_INC两者不可同时为１。AR2的控制信号是LDAR2和M3。当M3 =1 时，AR2从数据总线DBUS接收数据；当M3=0 时，AR2以PC总线PC0—PC7作为数据来源。当LDAR2=1时，在T2的下降沿，将新的PC值打入AR2。

三、实验设备

18

数据指示灯CEL#T3LRW。。CEL#。　LRW。OEL#D7— D0D7— D0双端口 RAMA7— A0A7— A0。。VCCRRWGNDOER#。CER#CER数据指示灯数据指示灯I8— I1SW_BUS#。SW_BUS74HC244SW7SW6SW5SW4SW3SW2SW1SW0图7 双端口存储器实验电路图 19

D1C1B1A1D0C0B0A0D1C1B1A1D0C0B0A0数据指示灯T4LDIRIR7— IR074HC374T4CLKAR1_INCI0LDAR1I11O8— O1LDAR2T2M3SAR1AR2H74HC298AR2L74HC298IR

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库计算机组成原理TEC-4实验手册（含实验步骤）完整6个实验 三个程(4)在线全文阅读。