自动转换量程频率计控制器(5)

然后将它们生成库文件，并产生相应的符号，最后用语言将各个已生成库文件的器件的各个端口连接在一起，从而形成了系统主电路的软件结构。在连接器件时，也可以采用图形输入方式，即在图形输入界面中调出先制作好的库文件器件符号，再将每个器件符号的各端口直接连线，从而构成系统主电路。在上述工作的基础上，再进行波形分析、仿真调试便完成整个软件设计。

第三章 频率计的设计方案

3.1 传统方法

传统的数字电子系统设计中，手工设计占了较大的比例。一般先按电子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器件，设计电路板，最后进行实测与调试。手工设计方法的缺点是：

（1）复杂电路的设计、调试十分困难。

（2）如果某一过程存在错误，查找和修改十分不便。 （3）设计过程中产生大量文档，不易管理。

（4）对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。

（5）只有在设计出样机或生产出芯片后才能进行实测。传统的手工设计发展而来的自底向上的设计方法，在进行手式电路设计时，一个硬件系统的实现过程是从选择具体的元器件开始的。

3.2 现代方法

随着集成电路发展，自底向上的设计方法已逐步被现代的自顶向下的设计方法所取代。所谓自顶向下的设计，就是设计者首先从整体上规划整个系统的功能和性能，然后对系统进行划分，分解为规模，较小、功能较为简单的局部模块，并确立它们之间的相互关系，这种划分过程可以不断地进行下去，直到划分得到的单元可以映射到物理实现。 3.2.1 自顶向下的设计方法

自顶向下的设计方法是随着硬件描述语言(HDL)和EDA工具同步发展起来的。硬件

描述语言可以在各个抽象层次上对电子系统进行描述，而且借助于EDA设计工具，可以自动实现从高层次到低层次的转换，这就使得自顶向下的设计过程得以实现。采用自顶向下的设计方法的优点是显而易见。由于整个设计是从系统顶层开始的，结合模拟手段，可以从一开始就掌握所实现系统的性能状况，结合应用领域的具体要求，在此时就调整设计方案，进行性能优化或折衷取舍。随着设计层次向下进行，系统性能参数将得到进一步的细化与确认，随时可以根据需要加以调整，从而保证了设计结果的正确性，缩短了设计周期，设计规模越大，这种设计方法的优势越明显。自顶向下的设计方法的缺点就是需要先进的EDA设计工具和精确的工艺库的支持。 3.2.2 与传统的设计方法相比EDA的特点

（1）采用硬件描述语言作为设计输入。

用HDL对数字电子系统进行抽象的行为与功能描述到具体的内部线路结构描述，从而可以在电子线路的各个阶段、各个层次进行计算机模拟验验，保证设计过程的正确性。可以大大降低设计成本，缩短设计周期。

（2）库(Library)的引入。

EDA工具之所以能够完成各种自动设计过程，关键是有各类库的支持。如逻辑仿真时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。这些库都是EDA设计公司与半导体生产厂商紧密合作、共同开发的。

（3）设计文档的管理。

某些HDL语言也是文档型的语言(如VHDL)，极大地简化设计文档的管理。 （4）强大的系统建模、电路仿真功能。

EDA技术中最为瞩目的功能，即最具现代电子技术特征的功能是日益强大的逻辑设计仿真测试技术。EDA仿真测试技术只需通过计算机，就能对所设计的电子系统从各种不同层次的系统性能特点完成一系列准确的测试与仿真操作，在完成实际系统安装后，

还能对系统上的目标器件进行所谓边界扫描测试。这一切都极大地提高了大规模系统电子设计的自动化程度。如果与传统的使用专用功能器件等分离元件构成的应用电子系统的技术性能和设计手段相比，EDA技术及其设计系统具有更加明显的优势。

（5）具有自主知识产权。

（6）开发技术的标准化、规范化以及IP核的可利用性。

（7）适用于高效率大规模系统设计的自顶向下设计方案。从电子设计方法学来看，EDA技术的最大优势就是能将所有设计环节纳入统一的自顶向下的设计方案中。传统的电子设计技术中，由于没有规范的设计工具和表达方式，无法进行这种先进的设计流程。

（8）全方位地利用计算机自动设计、仿真和测试技术。EDA不但在整个设计流程上充分利用计算机的自动设计能力，在各个设计层次上利用计算机完成不同内容的仿真模拟，而且在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试（边界扫描技术）。对于传统的设计方法，如单片机仿真器的使用仅仅只能在最后完成的系统上进行局部的硬件仿真调试，在整个设计的中间过程是无能为力的。至于硬件系统测试，由于现在的许多系统主板不但层数多，而且许多器件都是BGA(Ball-Grid Array)封装，所有引脚都在芯片的底面，焊接后普通的仪器仪表无法接触到所需要的信号点，因此无法测试。

（9）对设计者的硬件知识和硬件经验要求低。

EDA技术的标准化和HDL设计语言与设计平台对具体硬件的无关性，使设计者能更大程度地将自己的才智和创造力集中在设计项目性能的提高和成本的降低上，而将更具体的硬件实现工作让专业部门来完成。显然，高技术人才比经验性人才的培养效率要高得多。

（10）高速性能好。这是与以CPU为主的电路系统相比。以软件方式控制操作和运算的系统速度显然无法与纯硬件系统相比，因为软件是通过顺序执行指令的方式来完成控制和运算步骤的，而用HDL语言描述的系统是以并行方式工作的。以对A/D进行数

据采样控制为例，采样周期包括对A/D工作时序的控制和将每一次获得的数据存入RAM(或FIFO)中。工作于12MHZ晶振频率的MCS51系列单片机对A/D控制的采样频率为20KHZ上下，即约每秒两万次。但若用FPGA中设计的状态机来完成同样的工作，如对于具有流水线采样工作时序的A/D来说，只需两个状态即可完成一次采样，状态间转换的时间仅为一个时钟周期，而如果FPGA的工作频率是100MHZ，则采样速度可达50MHZ。

（11）纯硬件系统的高可靠性。

大量事实表明，由CPU(或单片机)为核心的系统的可靠性通常不高，而且与CPU的种类关系不大，即任何由CPU为主控单元的系统，都不得不受到用户的特别关注。其主要原因是，以软件运行为核心的CPU的指令地址指针在外部干扰下，容易发生不可预测的变化，而使运行陷入不可预测的非法循环中，使系统瘫痪。事实上，许多要求高可靠的智能控制系统完全可以利用EDA技术以全应件来实现。例如状态机就是很好的选择。它的运行方式类似于CPU，但却有良好的可靠性和高速的性能。因为在外部强干扰情况下，状态机的死寂机（进入非法装态）情况是可预测的，这包括非法状态的数量和进入状态的可预测性，以及是否已经进入的非法状态的可判断性。因为状态机的非法状态的编码方式和数量是明确的，从而确保了恢复正常状态各种措施的绝对可行性。

3.3 本设计的方法

基于以上EDA技术的优点，我采用现代EDA的设计方法即自顶向下的设计方案来设计频率计。

频率计的基本测量原理是，首先让被测信号与标准信号一起通过一个闸门，然后用计数器计数信号脉冲的个数，把标准时间内的计数的结果，用锁存器锁存起来，最后用显示译码器，把锁存的结果用LED数码显示管显示出来。

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库自动转换量程频率计控制器(5)在线全文阅读。