数字时钟的设计
一. 设计目的
钟表的数字化给人们生产生活带来了极大的方便，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
二．设计指标
1. 时间以24小时为一个周期； 2. 显示时、分、秒；
3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 具备整点报时功能，在59分51秒、53秒、55秒、57秒输出750Hz音频信号，在59分59秒是输出1000Hz信号，音响持续1秒。
三. 功能原理
1. 数字钟的基本原理
数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该
信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。
2. 原理框图
时LED数码管 分LED数码管 秒LED数码管 时计数器 分计数器 秒计数器 译码器 译码器 译码器 校时电路 4Mhz产生器 分频器
四. 功能模块
1. 振荡电路
在实验发现用晶体振荡电路不能产生4Mhz，所以我们选择了用信号发生器代替
晶体振荡电路来产生4Mhz的脉冲。
2
2．分频电路
首先利用两个D触发器同时实现二分频，将4M变为1M，然后利用六个74HS90的全部实现十分频功能，就把1Mhz信号变成1hz的信号，作为秒脉冲
3. 秒计数电路
秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计
3
数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS90设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS90和与门设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用与门产生一个高电平接到清零端，同时产生一个脉冲给分的个位。
U32U31U11:CU33810NOT74LS009118912Q3Q2Q1Q0ANDR9(2)R9(1)R0(2)R0(1)7632U30R9(2)R9(1)R0(2)R0(1)Q3Q2Q1Q074LS907632CKBCKA114118912CKBCKA11474LS90 60进制--秒计数电路
4.分计数电路
同秒计数器，他们同为六十进制计数器，不再赘述。 5.时计数电路
来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当第24个时信号脉冲到达时,U12计数器的状态为“0100”，U13计数器的状态为“0010”，此时时个位计数器和十位计数器的输出都为1，把他们分别送到清零端R0（0）和R0（1）,通过74LS90内部的与非后清零，计数器复零，完成24进制。
4
129811Q0Q1Q2Q3U1374LS90Q0Q1Q2Q3129811U1274LS90R0(1)R0(2)R9(1)R9(2)14123671412367R0(1)R0(2)R9(1)R9(2)CKACKBCKACKB 24进制--时计数电路
6.显示电路
利用74LS48驱动器来配合使用七段译码驱动器。这里的LED数码管是采用共阴的方法连接的。
U217126453ABCDBI/RBORBILT74LS48QAQBQCQDQEQFQG1312111091514
5
百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库电子数字时钟课程设计报告在线全文阅读。
相关推荐：