数字电路教案-阎石 第七章 时序逻辑电路

第7章 时序逻辑电路

7.1 概述

时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。

输入X1 Xp … 组合电路 Y1 …Ym 输出 图7.1.1 时序逻辑电路的结构框图2、时序电路的分类 （1） 根据时钟分类

同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。

穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

7.2 时序逻辑电路的分析方法

时序电路的分析步骤：

电路图 时钟方程、输出方程、驱动方程 状态方程 计算 状态表（状态图、时序图） 判断电路逻辑功能 分析电路能否自启动。 7.2.1 同步时序电路的分析方法 分析举例：[例7.2.1]

7.2.2 异步时序电路的分析方法 分析举例：[例7.2.3] 7.3 计数器

概念：在数字电路中，能够记忆输入脉冲CP个数的电路称为计数器。 计数器累计输入脉冲的最大数目称为计数器的“模”，用M表示。计数器的“模”实际上为电路的有效状态。计数器的应用：计数、定时、分频及进行数字运算等。

计数器的分类：

(1)按计数器中触发器翻转是否同步分：异步计数器、同步计数器。 (2)按计数进制分：二进制计数器、十进制计数器、N进制计数器。 (3)按计数增减分：加法计数器、减法计数器、加/减法计数器。 7.3.1 异步计数器

1

Q1 Qt W1 …存储电路 …Wr 一、异步二进制计数器 1、异步二进制加法计数器

分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器。

分析方法：由逻辑图到波形图（所有JK触发器均构成为T/ 触发器的形式，且后一级触发器的时钟脉冲是前一级触发器的输出Q），再由波形图到状态表，进而分析出其逻辑功能。

2、异步二进制减法计数器

减法运算规则：0000-1时，可视为（1）0000-1=1111；1111-1=1110，其余类推。 由JK触发器组成的4位异步二进制减法计数器的工作情况分析略。 二、异步十进制加法计数器

由JK触发器组成的异步十进制加法计数器的由来：在4位异步二进制加法计数器的基础上经过适当修改获得。

有效状态：0000——1001十个状态；无效状态：1010～1111六个状态。

三、集成异步计数器CT74LS290

为了达到多功能的目的，中规模异步计数器往往采用组合式的结构，即由两个独立的计数来构成整个的计数器芯片。如：

74LS90（290）：由模2和模5的计数器组成； 74LS92 ：由模2和模6的计数器组成； 74LS93 ：由模2和模8的计数器组成。 1.CT74LS290的情况如下。

（1）电路结构框图和逻辑功能示意图

（2）逻辑功能 如下表7.3.1所示。

2

注：5421码十进制计数时，从高位到低位的输出为Q0Q3Q2Q1。 2、利用反馈归零法获得N（任意正整数）进制计数器

方法如下：

（1）写出状态SN的二进制代码。

（2）求归零逻辑（写出反馈归零函数），即求异步清零端（或置数控制端）信号的逻辑表达式。

（3）画连线图。

举例：试用CT74LS290构成模小于十的N进制计数器。CT74LS290则具有异步清零和异步置9功能。讲解教材P215的[例7.3.1]。注：CT74LS90的功能与CT74LS290基本相同。

7.3.2 同步计数器 一、同步二进制计数器 1.同步二进制加法计数器 2、同步二进制减法计数器

3、集成同步二进制计数器CT74LS161

（1）CT74LS161的引脚排列和逻辑功能示意图

3

注：74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 （2）CT74LS161的逻辑功能 ①CR=0时异步清零。C0=0

②CR=1、LD=0时同步并行置数。CO?CTTQ3Q2Q1Q0

③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。

CO?Q3Q2Q1Q0

④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。 4、反馈置数法获得N进制计数器

方法如下：

·写出状态SN-1的二进制代码。

·求归零逻辑，即求置数控制端的逻辑表达式。 ·画连线图。

（集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。等等）试用CT74LS161构成模小于16的N进制计数器 5、同步二进制加/减计数器 二、同步十进制加法计数器

8421BCD码同步十进制加法计数器电路分析 三、集成同计数器

1、集成十进制同步加法计数器CT74LS160 （1）CT74LS160的引脚排列和逻辑功能示意图

4

V CC CO Q0 Q1 Q2 Q3 CTT LD Q0 Q1 Q2 Q3 16 15 14 13 12 11 10 9 74LS160 1 2 3 4 5 6 7 8 CTT CTP CP 74LS160 CO LD CR CP D0 D1 D2 D3 CTP GND (a) 引脚排列图 CR D0 D1 D2 D3 (b) 逻辑功能示意图 图7.3.3 CT74LS160的引脚排列图和逻辑功能示意图

（2）CT74LS160的逻辑功能 ①CR=0时异步清零。C0=0

②CR=1、LD=0时同步并行置数。CO?CTTQ3Q0

③CR=LD=1且CPT=CPP=1时，按照BCD码进行同步十进制计数。

CO?Q3Q0

④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。

2.集成十进制同步加/减计数器CT74LS190

其逻辑功能示意图如教材图7.3.15所示。功能如教材表7.3.10所示。 集成计数器小结：

集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。

74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。

7.3.3 利用计数器的级联获得大容量N进制计数器

计数器的级联是将多个计数器串接起来，以获得计数容量更大的N进制计数器。 1、异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 举例：74LS290

（1）100进制计数器

5

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库数字电路教案-阎石 第七章 时序逻辑电路在线全文阅读。