微机原理与接口技术课程习题答案

题1.2 参考p.2和p.5

1.9 参考p.13-14

1.11 （1）174.66 D = 10101110.10101000 B = 0AE.A8 H （0AE.A9H / 0AE.A8F5C2H） （2）100011101011.01011 B = 8EB.58 H = 2283.34375 D （3）F18A6.6 H = 11110001100010100110.0110 B = 989350.375 D

1.12解：八位机器数原码、反码、 补码、 移码 +37 00100101 00100101 00100101 10100101 -37 10100101 11011010 11011011 01011011

1.13解：补码机器数扩充为16位和32位形式 +37 0025 H 00000025 H -37 FFDB H FFFFFFDB H

1.14 解：46H作为无符号数 = 70 D 46H作为补码 = +70 D 46H作为BCD码 = 46 D 46H作为ASCII码 = ?F‘

1.19解：英文字母 D和d的ASCII码为44H和64H； 回车CR为0D H、换行LF为0A H； 数码0、空格SP、空操作NUL的ASCII码分别为30H、20H、00H。

题2.5 参考p.32 逻辑地址形式为 段地址：偏移地址 物理地址 = 段地址*16+段内偏移地址 1MB空间最多可以分成64K个逻辑段，因为段地址的起始必须是16的倍数，220/24=216=64K个。

物理地址为：(1) 0FFFF0H（2）00417H（3）24500H（4）0BC777H

2.9 略

2.13解：运算公式为 [v-(x*y+z-540)]/x 结果商存放在ax中，余数在dx中。

2.16解：求有效地址 （1）EA = 1256H （2）EA = 32F7H

2.19解：求首地址为array的20个字的数组的元素之和，结果存放于地址为total的字单元中。

--------------------------- 题4.1 参见p.14-15

8088具有 20 根地址线。在访问内存时使用地址 A0～A19 ，可直接寻址 1MB 容量的内存范围；在访问外设时使用地址线 A0～A15 ，共能寻址 64K 个输入输出端口。

实际上PC/XT在寻址外设时，只使用地址线A9～A0；若A9＝1，说明它要寻址的IO端口位于IO插卡上。

4.2参见p.106-107 总线操作指的是发生在总线上的某些特定操作，总线周期指的是完成一次特定总线操作所需的时间。对8088而言其典型的总线周期由 4个T状态组成。PC/XT所采用的时钟频率为4.77MHz，每个T状态的持续时间为210ns。如果CLK引脚接5MHz的时钟信号，那么每个T状态的持续时间为200ns。

4.4解答：

当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU的读写时序（来不及提供或读取数据时），需要CPU插入等待状态TW。（在T3前沿检测Ready信号，若无效则插入TW 。） 具体在读写总线周期的T3和T4之间插入TW。

4.6参见p.99，p.110 8088的某些输出线有三种状态：高电平、低电平、悬空(高阻态)，称为三态能力。在高阻状态，CPU放弃其了对该引脚的控制权，由连接它的设备接管。 具有三态能力的引脚有：AD7~AD0，A15~A8，A19/S6~A16/S3，ALE，

IO/M*，WR*，RD*，DEN*，DT/R*。 4.11

总线周期 IO/M* 存储器读 存储器写 I/O读 I/O写 WR* RD* IO/M* WR* RD*

低 低 高 高 高 低 高 低 WR* 低 高 低 高 RD* MEMR*

IOW*

4.12 答：

取该指令时引发存储器读总线操作。执行该指令时引发I/O读总线操作。（时序图略）

4.13 8088系统最小组态下，对指令ADD [2000H]，AX （长度3B）。 答：取该指令时需要3个总线周期，均为存储器读周期。

执行该指令时需要4个总线周期，2个为存储器读总线周期（读出字操作数参与运算），2个为存储器写总线周期（保存16位运算结果）。

4.15 参见p.106图 74LS373 的G为电平锁存引脚，控制选通且转为无效时锁存数据。

OE* 输出允许引脚，信号来自ALE。

4.16 参见p.106图

数据收发器74LS245 是8位双向缓冲器，G*控制端为低电平有效，可传输数据；DIR控制导通方向：DIR＝1，A→B；DIR＝0，A←B。

4.17 参见p.111-112

归纳为：1、8086数据总线变为16位，数据地址线复用为AD15~AD0。

令。

2、8086指令队列程度变为6字节长，当有2个字节空才取下一指

3、8088引脚IO/M* ，8086变为M/IO*；

4、引脚SS0* 变为BHE*/S7，BHE* 的作用是使D15~D8有效。 5、8086存储器组织为奇偶分块，偶地址取字只要读1次，奇地址取字需要读两次。

6、I/O端口大都采用偶地址，目的是引导8位数据到低8位总线AD7~AD0上，以提高效率。

========================= 5.1

Cache、主存和辅存的作用——参见 p.120～121 虚拟存储器——参见p.121 在CPU看来，访问主存和访问辅存有什么不同？

访问主存：通过存储器访问机器指令，按字随机访问。 访问辅存：通过操作系统，按块顺序访问。

5.2 在半导体存储器中，RAM指的是 随机存取存储器 ，它可读可写，但断电后信息一般会 丢失 ；而ROM指的是 只读存储器 ，正常工作时只能从中 读取 信息，但断电后信息 不会丢失 。以EPROM芯片2764为例，其存储容量为8K×8位，共有 8 条数据线和 13 条地址线。用它组成64KB的ROM存储区共需 8 片2764芯片。

5.4 一个容量为4K×4位的假想RAM存储芯片，他应该有多少根地址线引脚和多少根数据线引脚？如果让你来进行设计，那么它还需要哪些控制引脚？这些引脚分别起什么样的控制作用？ 解答：

4K×4的芯片应该有12根地址线引脚和4根数据线引脚。 控制引脚应该有：

读取信号OE*：有效时，表示读取存储单元的数据 写入信号WE*：有效时，表示将数据写入存储单元

片选信号CS*：有效时，表示选中该芯片，可以进行读写操作。

5.7 什么是存储芯片的位扩充和地址扩充?采用静态RAM的芯片2114（1K*4位）或动态RAM的芯片4116（16K*1位）来组成32KB的RAM存储区，请问各需要多少芯片？在位方向和地址方向各需要进行什么样的扩充？

解答：（参见p.140） 使用多个芯片来扩充存储数据位的宽度，称为位扩充。 采用多个芯片在地址方向上进行扩充，称为地址扩充或字扩充。 用SRAM 2114组成32KBRAM存储区：2片为一组，得1KB，所以组成32KB就要32组，共需要64片SRAM 2114。 用DRAM 4116组成32KBRAM存储区：8片为一组，得16KB，所以组成32KB只要2组，共需要16片DRAM 4116。

A9～A0 片选1 CE A9～A0 A9～A0 2114 片选32 CE A9～A0 2114 A9～A0 I/O（）1 I/OCE 4～22114 （11）I/O4～I/O D7～D4 D3～D0 D7～D4 A9～A0 I/O（）1 I/OCE 4～22114 （11）I/O4～I/O D3～D0

5.8 存储芯片为什么要设置片选信号？它与系统地址总线有哪些连接方式？采用何种连接方式可避免地址重复？采用哪些连接方式可节省用于译码的硬件？ 解答：

片选信号说明该存储器芯片是否被选中正常工作，设置它可以比较方便地实现多个存储器芯片组成大容量的存储空间。

存储器片选信号通常与CPU地址总线的高位地址线相关联，可以采用―全译码‖、―部分译码‖、―线选译码‖方式。

采用全译码方式可以避免地址重复。 采用部分或线选译码可以节省译码硬件。

5.9 在一个针对存储器的译码系统中，如果有4个地址线未参与译码，那

么每个存储单元会同时拥有几个地址？

解答： 理论上每个存储单元会同时拥有16个地址。

5.10 解答：p.144图5.33中4个存储芯片的可用地址范围： 6264(1) 6264(2) 2732(1) 2732(2) 00000 ~ 01FFFH 02000 ~ 03FFFH 04000 ~ 04FFFH 05000 ~ 05FFFH 40000 ~ 41FFFH 42000 ~ 43FFFH 44000 ~ 44FFFH 45000 ~ 45FFFH 80000 ~ 81FFFH 82000 ~ 83FFFH 84000 ~ 84FFFH 85000 ~ 85FFFH C0000~C1FFFH C2000~C3FFFH C4000 ~C4FFFH C5000 ~C5FFFH

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库微机原理与接口技术课程习题答案在线全文阅读。