东南大学数字电路实验第4章_时序逻辑电路(5)

来源：网络收集时间：2020-12-24 下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:或QQ：处理（尽可能给您提供完整文档），感谢您的支持与谅解。

Cn+1=Dn

Dn+1=An'+Dn'=（An+Dn）'

2) 按图搭接电路，将单脉冲加到系统时钟端，静态验证实验电路。 3) 将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟

脉冲CLK、触发器的输出端上的波形。

3. 智力竞赛抢答器

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说综合文库东南大学数字电路实验第4章_时序逻辑电路(5)在线全文阅读。

东南大学数字电路实验第4章_时序逻辑电路(5).doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印下载失败或者文档不完整，请联系客服人员解决！

本文链接：https://www.77cn.com.cn/wenku/zonghe/1171490.html（转载请注明文章来源）

东南大学 数字电路实验 第4章_时序逻辑电路(5)