数字电子时钟总体设计结构框图及分析（毕业论文）(2)

哈尔滨应用职业技术学院毕业设计（论文）

2.1.1 晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

2.1.2 分频器电路

分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

2.1.3 时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。

2.1.4 译码驱动电路

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

2.1.5 数码管

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。

哈尔滨应用职业技术学院毕业设计（论文） 第三章 各控制电路模块设计

3.1 时钟信号产生电路

3.1.1 CMOS石英晶体振荡器电路

目前较好的家用电子钟表几乎都采用具有石英晶体谐振器的方波发生器由于它的频率稳定性高，所以走时准确，在通常的气温条件下很容易保证每天不差半秒的精度。通常选用固有频率为32768Hz的石英谐振器，经过15次二分频可得1Hz的时钟脉冲，作为计时基准。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。如图3.1所示，由CMOS非门U1:B与晶体、电容和电阻构成晶体振荡器电路，U1:A实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ1（偏置电阻）为非门提供偏置，使CMOS反相器工作于放大区域，即非门的功能近似于一个高增益的反相放大器，这时电压放大倍数很大。晶体谐振器工作在频率位于其串联谐振频率fs和并联谐振频率fp之间，这时它相当于一个电感。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。这样电路就形成了一个由反相器组成的电容三点式振荡器。石英晶体振荡器产生的极其稳定的频率后再经过U1:A的整形，CMOS晶体振荡器电路给数字钟提供一个频率稳定准确的方波信号，可保证数字钟的走时准确及稳定。

哈尔滨应用职业技术学院毕业设计（论文）

图3.1 时钟信号发路

3.1.2 时钟方波信号产生电路

时钟方波信号产生电路由石英晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号图3.2所示

图3.2时钟方波信号产生电路（仿真图）

哈尔滨应用职业技术学院毕业设计（论文） 3.2 校时电路

3.2.1 校时电路图

数字电子钟应具有“分”校正和“时”校正功能，可以对“时”和“分”单独校时，对分校时的时候，停止分向小时进位等功能。因此，设计时应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，因此校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个校时电路图如图3.3所示。

R2=10MΩ ＆

＆ ≥１

＆

＆ 校正信号

R1=10MΩ

图3.3校时电路

输入信号 １ OUT

哈尔滨应用职业技术学院毕业设计（论文） 第四章 时、分、秒计数电路

4.1 74LS290介绍

4.1.1计数器74LS290原理

74LS290是异步十进制计数器。其逻辑图和外引线排例图如图9-24所示。它由一个一位二进制计数器和一个异步五进制计数器组成。如果计数脉冲由端CP0输入，输出由端引出，即得二进制计数器；如果计数脉冲由CP1端输入，输出由引出，即是五进制计数器；如果将与CP1相连，计数脉冲由CP0输入，输出由引出，即得

8421码十进制计数器。因此，又称此电路为二-五-十进制计数器。

4.1.2 74LS290功能表

表4.1是74LS290的功能表。由表可以看出，当复位输入R0(1)=R0(2)=1，且置位输入S9(1)·S9(2)=0时，74LS290的输出被直接置零；只要置位输入

S9(1)·S9(2)=1，则74LS290的输出将被直接置9，即1001；只有同时满足R0(1)·R0(2)=0和S9(1)·S9(2)=0时，才能在计数脉冲(下降沿)作用下实现二-五-十进制加法计数。

表4.1 74LS290功能表

复位输入 R0(1) R0(2) 1 × × 0 0 ×

1 × 0 × × 0 置位输入 S9(1) S9(2) 0 × × 0 1 1 0 0 × 0 0 × 时钟 CP × × ↓ ↓ ↓ ↓ Q3 0 1 输出 Q2 Q1 0 0 计数 计数 计数 计数 0 0 Q0 0 1

百度搜索“77cn”或“免费范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，免费范文网，提供经典小说教育文库数字电子时钟总体设计结构框图及分析（毕业论文）(2)在线全文阅读。